钎探穗

关注

Verilog 基本电路1-与或非,异或门

钎探穗

关注

阅读 202

2022-12-23


module gate(
input a,
input b,
output y
);
assign y = a & b;//与门
assign y = a | b;//或门
assign y = ~a;//非门
assign y = a ^ b;//异或门
endmodule


相关推荐

愚鱼看书说故事

【电路笔记】-异或门

愚鱼看书说故事 41 0 0

陈情雅雅

电路原理1-线性电阻

陈情雅雅 25 0 0

guanguans

Verilog实现常见电路(二)

guanguans 44 0 0

_LEON_

OOP课程笔记-1-基本语法

_LEON_ 79 0 0

君心浅语

1-服务器的基本概念与初识Ajax

君心浅语 103 0 0

梦想家们

前端学习案例1-受控组件和非受控组件1

梦想家们 72 0 0

陬者

java中的与或非

陬者 130 0 0

菜菜捞捞

python表示与或非符号

菜菜捞捞 80 0 0

灯火南山

Java 与 Python 的与或非运算

灯火南山 28 0 0

炽凤亮尧

Java 位运算(移位、位与、或、异或、非)

炽凤亮尧 92 0 0

精彩评论(0)

0 0 举报