文章目录

• ​​course_s0_Xilinx开发环境安装教程​​
• ​​course_s1_ALINX_ZYNQ_MPSoC开发平台FPGA教程V1.03​​

• ​​zynq 开发流程​​
• ​​Verilog 基础模块介绍​​
• ​​PL 的 "Hello World" LED 实验​​

AXU3EG

AXU3EG 核心板

AXU3EG 扩展版

course_s0_Xilinx开发环境安装教程

1. vitis 开发环境安装
2. petalinux 工具安装
3. Qt creator 开发环境

course_s1_ALINX_ZYNQ_MPSoC开发平台FPGA教程V1.03

zynq 开发流程

Verilog 基础模块介绍

PL 的 “Hello World” LED 实验

P89-116

FPGA+ARM 选型

引脚约束

时钟约束

生成 .bit 文件

PL 端程序不能直接烧写到 SD 卡，需要借助 PS 端帮助。

​​https://china.xilinx.com/​​