在cadence中使用VerilogA 参考视频https://www.bilibili.com/video/BV1Zb4y1D7pJ?from=search&seid=1636968388513216152&spm_id_from=333.337.0.0 以设计理想比较器为例
参考视频https://www.bilibili.com/video/BV1Zb4y1D7pJ?from=search&seid=1636968388513216152&spm_id_from=333.337.0.0
以设计理想比较器为例
新建lib
写程序
按“insert”开始编辑，按“Esc”推出编辑模式，输入:wq并回车，保存退出
测试
红色为vinp，绿色为vinn，vinp大于vinn时输出1
