0
点赞
收藏
分享

微信扫一扫

【sv】验证工程师经常犯的错误(4)---符号位扩展问题

探头的新芽 2022-03-30 阅读 60
svlinuxuvm

https://mp.weixin.qq.com/s?__biz=MzUyODYzMjY3NA==&mid=2247484445&idx=1&sn=94287cedae21d7858a4e2c8349640b67&chksm=fa6c1a10cd1b9306f32965f4953bd1abae89d97d7f3cc89f88559f4fb2a8f048f57bc543eb79&scene=21#wechat_redirect

在用SystemVerilog码代码的时候,经常会遇到逻辑和算术运算表达式,除了之前提到的运算符优先级问题,还有一个头疼的问题就是符号位扩展。

什么时候会自动进行符号位扩展?

什么时候需要人工扩展?

不知道大家是否了然于胸呢?

先来想想下面这几个问题,热热身:

对有符号数进行截位,会得到有符号数吗?

有符号数和无符号数相加,结果是有符号数吗?

操作数都是有符号数,结果一定是有符号数吗?

别担心,今天Q哥跟大家一起梳理一遍。


先说两个概念,context-determined操作数和self-d

举报

相关推荐

0 条评论