0
点赞
收藏
分享

微信扫一扫

UVM Sequence 机制

文风起武 2022-02-21 阅读 174

一、.sequence和sequencer
1.常用方法和宏的定义
        1.将sequence挂载到sequencer上

uvm_sequence::start(“sequecer 句柄”,“上层sequence”,”优先级“,“指定pre_body()和post_body()执行次序”);
一般在顶层test中将顶层sequence挂载到sequencer上,挂载前需要将sequence例化;
        2.将item挂载到sequencer上

uvm_sequence::start_item(“item对象”,“优先级”,“指定item和其parent sequence挂载到的sequencer是否是一个,默认相同”)
uvm_sequence::finish_item(“item对象”,”优先级“)

二、sequence_item中:

1.创建item —— create_item(bus_trans::get_type(),m_sequencer,“rsp”);
2.发送item—— start_item() 等待获取sequencer的授权许可,立即返回结果;
3.在start_item()和finish_item()之间,对item做随机化;
4.完成发送item——finish_item(),阻塞,等待driver的item_done()返回;
5.如果driver返回rsp,可调用get_response对rsp处理,注意做句柄转换

6.driver 和sequencer通过seq_item_port 和seq_item_export连接
三、driver中:

1.通过TLM端口seq_item_port.get_next_item(REQ),从sequencer获取item;
2.clone() 获取的REQ,生成response item;
3.通过seq_item_port.item_done(RSP),告诉sequence item已经”消化“完毕;

 

举报

相关推荐

0 条评论