杰理之系统频率配置【篇】

OSC=OSC0; [OSC0|OSC1|OSC_RTC|HTC]
OSC_FREQ=24MHz;
OSC_HC_EN=0;
OSC_1PIN_EN=0;
#if defined CONFIG_OVERCLOCKING_ENABLE
SYS_CLK=396MHz; [320M 240M 192M 160M 120M 96M 48M 24M 40M 24M，当SYS_CLK为其他值时sdram时钟跟随系统时钟]
HSB_DIV=1; [高速总线时钟分频系数 HSB_DIV+1]
LSB_DIV=1; [低速总线时钟分频系数 LSB_DIV+1]
#else
SYS_CLK=320MHz; [320M 240M 192M 160M 120M 96M 48M 24M 40M 24M，当SYS_CLK为其他值时sdram时钟跟随系统时钟]
HSB_DIV=1; [高速总线时钟分频系数 HSB_DIV+1]
LSB_DIV=2; [低速总线时钟分频系数 LSB_DIV+1]
#endif