FPGA和上位机_RS232串口接收和发送

程序框图

clk_div:u_pll模块，仅用于提供signaltapII仿真时钟。

接收程序

发送程序 

致谢

感谢正点原子，欢迎购买开拓者开发板。