全部学习汇总： GreyZhang/g_tricore_architecture: some learning note about tricore architecture. (github.com)
这一次看一个内容比较少的内核设计模块——临时保护系统。
1. 这个模块主要是为了防止处理器运行过度而设计的，感觉上这个需求稍微有点让人捉摸不透。如果是运行时间的一个问题，其实这部分功能完全可以通过软件策略实现，为什么要单独设计一个系统模块？
2. 这个功能模块的使能不是一直开启的，需要进行软件配置，修改寄存器的使能位。
3. 从行为上看，主要的功能其实就是一个定时器。尤其是跟我之前在其他的MCU上看到的PIT的行为十分相似，但是不同点在于这个模块触发的是Trap而不是中断。
定时器的使能是通过这个寄存器的设置来实现的，如果数值写0那么就是禁用，否则的话就是启动。而写入的数值，决定了超时的限度。
定时器超时有三个对应的寄存器，这一点前面也没有看仔细，其实系统中是有三个这样的定时器的。至于为什么是三个，一时间也没有弄清楚。如果说是一个CPU一个也有点说不过去，因为这个内核架构并不会绑定MCU，因此不见得会是3个CPU的结构。
这个章节剩下的一个页是一个空白页，这样这个章节就看完了。没有获得什么启发性的知识，算是增加了一点点新的见识吧！
