更新北理工学长的参赛经验pdf，下载无积分。链接失效可联系我或者评论区二十四桥个人赛实验地址 个人赛的题目来自于清华大学的计组大作业2333
书本：
《自己动手写 CPU》
《CPU 自制入门》
Patterson 和 Hennessy 写的《计算机组成与设计》
龙芯杯群里面有一篇北理工前辈写的经验总结，非常棒，写了自己从小白到参赛完的全过程
b站上有龙芯杯的相关培训，搜索关键词“龙芯杯”即可
2020第一次培训
龙芯开发板的使用教程第一届清华的参赛作品NaiveMIPS北理工的作品清华大佬的十级双发射顺序MIPS32处理器 龙芯的开源 CPU 代码 SoC_up
答疑论坛官网资料，包括历届开源代码清华特等奖回忆录，包括github代码，各参赛队伍的文档 大赛报名成功时候发的资料包是个好东西，要多看
串口通信用Python
Cache，性能，频率，双发，多发，软硬，超标量、预测
团体赛四人分工：CPU内核，Soc，Linux，应用软件
自己实现的ip核可能性能更好
5 月 13 号在湖南大学有一个赛前的培训工作，但是那段时间我们忙于准备 8 周结课的考试，就放弃了这次路途遥远的培
训，后来又在王娟老师的帮助下把几十个 G 的培训视频下载了下来，
ILA(逻辑分析仪)。其实就是 Xilinx 的一个 IP 核，
Classical RISC Pipeline。 和FIFO 模式的流水线
通过看 MIPS 的手册来了解 MIPS 的设计原理，通过不同的途径也积累计算机系统的知识
整个 CPU 最难的部分， CP0 和 TLB
trace机制
整个 Xilinx 体系的 IP 核基本都是 AXI 接口，要搭建 SoC 更绕不开 AXI 协议。
MIPS32 指令集
七级流水线加神经网络设计
所有 bug 都是因为懒导致的
个人赛要求：
我们是写电路而不是写程序
乘法当然可以用乘，但是如果想提升的话，还是有很多优化的地方
JAL隐式改写
可以做cache也可以不做，但是性能提升有限
读取ram不用ip，自己写
U-boot和 ucore。
