导航【Verilog】

导航【Verilog】

• ​​前言​​
• ​​推荐​​
• ​​导航​​
• ​​最后​​

前言

以下内容源自Verilog
仅供学习交流使用

推荐

​​期末复习【Verilog】​​ VIP文章

导航

​​Modelsim下载安装【Verilog】​​ 试读

​​第一章 作业【Verilog】​​

​​第二章 作业【Verilog】​​

​​实验一 ModelSim的使用【Verilog】​​

​​Vivado安装使用【Verilog】​​试读

​​第三章 作业【Verilog】​​

​​实验二 数据选择器的设计与vivado集成开发环境【Verilog】​​

​​实验三 数字加法器的设计【Verilog】​​

​​实验四 数码管实验【Verilog】​​

​​第四章 数字逻辑电路设计方法【Verilog】​​

​​期中考试【Verilog】​​

​​第六章 Verilog HDL 高级程序设计举例【Verilog】​​

​​实验五 计数/定时器的设计【Verilog】​​

​​实验六 移位寄存器的设计【Verilog】​​

​​实验七 有限状态机设计【Verilog】​​VIP文章

​​实验八 交通灯电路设计【Verilog】​​VIP文章

​​实验九 存储器设计【Verilog】​​VIP文章

​​实验十 序列信号发生器【Verilog】​​VIP文章

最后

这篇博客能写好的原因是：站在巨人的肩膀上

这篇博客要写好的目的是：做别人的肩膀

开源：为爱发电

学习：为我而行