数字芯片设计流程：
抽象成架构设计（流程图）→ 代码设计（HLS，verilog）（RTL设计）→ 抽象代码映射逻辑文件（逻辑综合）→ 网表 → 芯片后端 → 编网单元放在芯片上以满足功耗时序 → 布线（半导体工艺）→ 芯片概貌
重要时间节点：
1、前仿真
2、后仿真
前仿真+后仿真=功能覆盖率
3、一致性验证保证生成代码和逻辑性保证一致
4、静态时序分析
保证后期无问题极为重要
静态时序分析概述
建立时间：采样的低触发器的时钟上升之后，提前使数据稳定下来的时间（同步电路）
保持时间：采样的低触发器的时钟上升之前，保证数据无缺失的时间（同步电路）
每一个阶段都需要使用静态时序工具检查每个触发器是否能满足需求
静态时序分析（STA)
STA只关心Setup和Hold，不需要关注穷举性的测试向量，与Simulation相比时间较短。
STA是对simulation的补充
