全部学习汇总： GreyZhang/g_TC275: happy hacking for TC275! (github.com)
抽取了一个新的章节，memmap。看了一下大概的内容，不是很多，也不是很少。争取两次学习就把这部分大概翻一遍。
1. 其实，从这个文件开始我才有一点意识到，原来看存储的分配得从总线的角度来思考。之前，关于类似知识的学习，我都把这个当做了理所当然。由此，关于TC27X，总线就分为SRI以及SPB两个角度了 。
2. PMU相关的部分存储，看起来访问的时候跟CPU是没有什么关系的。
3. CPU0专用的存储：程序用的RAM、数据用的RAM、程序cache。
4. CPU1和CPU2都是P核，比CPU0不仅存储资源多而且多了数据cache。
5. LMU可能是共用的？这里没有看到明确的说明。
1. 这里提到的TriCore IP应该是指一个CPU的意思，每一个TriCore都可以通过2个地址访问特殊寄存器。其中C开头是程序特殊寄存器，D开都的是数据特殊寄存器。其实这两个地址很好记忆，因为正好是十六进制的两个字母开头。其中一个可以理解为Code，另一个可以理解为是Data。
2. 不过，关于这个简单的介绍也有一点疑惑：难道所有的CPU使用的都是同一个地址？那么访问可是同一个物理地址？
这里的两个缩写非常容易理解，其实就是两种总线与Bus Error的一个混合缩写。
1. CaChe只有关了的时候，相应的地址区间段才可以访问。看着似乎是讲不通，理解的话可能只能够换一个理解的角度。打开CaChe加速运行效率，可以理解为是一个纯粹的硬件行为。这样，当你把这部分当做存储来访问的时候，其实是改关闭硬件本身的功能的。
2. 有的地址段是默认开了CaChe的，有的则恰好相反。
3. 分段10看起来似乎是一个比较通用的地址段，可以访问一系列的Flash，而前面看了，Flash可能是不分CPU权限的。
4. 看完这些，多少有一些疑问，这些段的序号如何定义出来的？怎么分配的？
分段15用于特殊寄存器的访问，访问分为两种的大模式。分别是DMA和CPU模式，而这两种模式又可以细分为FPI访问还是SRI访问。两种访问，分别都是划定了128MB的空间。
1. 系统地址对于所有的CPU对象都是对等的，而且可以有所有的主机访问。
2. 并行访问按顺序执行，但是总线没有设计信号所。
3. 前面看着有点不清晰IDE分段，这里有一个明确的介绍了，出了一个详细的表。其实，分段号跟地址的开始字符基本是对应的。
这一页，能够进一步看出来地址与分段号的关系。
1. 8x地址段可以访问凉快Flash。
2. ED的RAM地址是在9x地址段，同样在这段的还有LMU。
1. Ax地址段，也就是分段10，跟上面的8x类似。但是没有开CaChe，而且多了DFlash。
2. Bx，也就是分段11，主要是LMU以及ED的RAM，不开CaChe。
关于Flash的使用，还得去了解一下PMU的章节。
这个是分段15的介绍，这个分段主要是外设的访问地址区间。
好，这一次的学习暂且看这么多。下一次争取把这个章节信息看完。
