0
点赞
收藏
分享

微信扫一扫

Verilog 基本电路1-与或非,异或门

钎探穗 2022-12-23 阅读 200


module gate(
input a,
input b,
output y
);
assign y = a & b;//与门
assign y = a | b;//或门
assign y = ~a;//非门
assign y = a ^ b;//异或门
endmodule


举报

相关推荐

0 条评论