jmeter基准测试详解

条件语句

1、if_else语句

if_else语句，用来判断是否满足所给定的条件，根据判断的结果（真或假）决定执行给出的两种操作之一。有如下3种表示方法：

例如：

if(a>b) out1=int1;

例如：

if(a>b)
    out1=int1;
else
    out1=int2;

【注意】条件语句必须在过程块中使用，所谓过程块是指initial和always语句所引导的执行语句集合。除了这两种块语句引导的begin end块中可以编写条件语句外，模块中其他地方都不能编写。

【注意】表达式为0、x、z时均视为假。

2、case语句

case语句是一种多分支选择语句，有如下3种格式：

分支项如下：

分支表达式1： 语句1；

分支表达式2： 语句2；

……

默认项（default项）： 语句；

【注意】所有表达式位宽必须相同，常犯错误：用'bx，'bz代替n'bx，n'bz，因为x、z的默认宽度是机器的字节宽度（通常32位）。

【注意】对于casez，不考虑高阻值z的比较过程，默认其与任何表达式比较后均为真。对于casex，不考虑z和x，默认其与任何表达式比较后均为真。

循环语句

1、forever语句

即连续执行语句，格式如下：

格式1：
forevr  语句;

格式2：
forever
    begin
        多条语句;
    end

【注意】其必须写在initial语句中。

2、repeat语句

连续执行一条语句n次，格式如下：

格式1：
repeat(表达式)  语句;

格式2：
repeat(表达式)
    begin
        多条语句;
    end

3、while语句

执行某一条语句直到某个条件不满足。如果一开始就不满足条件，则语句一次也不会被执行。格式如下：

格式1：
while(表达式)  语句;

格式2：
while(表达式)
    begin
        多条语句;
    end

4、for语句

for(表达式1;表达式2;表达式3)
    语句;

与C语言中的for循环语句一样，通过以下三个步骤决定语句的循环执行：

【注意】Verilog HDL中的四种循环，只有for循环能够用于综合电路，其余三种只能用来写TestBench仿真激励文件，综合电路使用更多的还是如下循环结构。

generate
	for(表达式1 ; 表达式2 ; 表达式3)
         begin : 块名
			 循环语句;
		 end
endgenerate

块语句

块语句的作用就是将多条语句合并成一组，使它们像一条语句那样。

1、顺序块（过程块）

通过关键字begin-end用于将多条语句组成顺序块。顺序块中的语句是一条一条按顺序执行的，只有前面的语句块执行完后才能执行后面的语句。

基本格式：

begin:块名
    语句1;
    语句2;
    ……
    语句n;
end

begin后可加块名，块内声明语句可以是参数声明语句、reg型变量声明语句、integer型声明语句和real型变量声明语句。

2、并行块

并行块由关键字fork-join声明，且并行块内的语句是同时执行的。

fork:块名
    语句1;
    语句2;
    ……
    语句n；
join

fork后可加块名，语句块内的说明语句可以是参数说明语句、reg型变量声明语句、integer型变量声明语句、real型变量声明语句、time型变量声明语句和事件（event）说明语句。

【注意】如果两条语句在同一时刻对同一个变量产生影响，那么将会引起隐含的竞争。

【注意】块可以拥有自己的名字，这种称之为命名块。 特点如下：