门电路

概述

用以实现基本逻辑运算和复合逻辑运算的单元电路称为门电路。常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等几种。

单开关电路的主要缺点是功耗比较大。

以高、低电平表示两种不同逻辑状态时，有两种定义方法。如果以高电平表示逻辑1，以低电平表示逻辑0，则称这种表示方法为正逻辑。反之，若以高电平表示逻辑0，而以低电平表示逻辑1，则称这种表示方法为负逻辑，如下图所示。

TTL电路也存在着一个严重的缺点，这就是它的功耗比较大。由于这个原因，用TTL电路只能作成小规模集成电路（SmallScaleIntegration，简称SSI，其中仅包含10个以内的门电路）和中规模集成电路（Medium Scale Integration ,简称MSI，其中包含10~100个门电路），而无法制作成大规模集成电路（LargeSeale Integration，简称LSI，其中包含1000 ~ 10000个门电路）和超大规模集成电路（Very Large Scale Integration，简称VLSI，其中包含10000 个以上的门电路）。CMOS集成电路最突出的优点在于功耗极低，所以非常适合于制作大规模集成电路。

对CMOS门电路而言，通常是不允许输入端工作在悬空状态的。输人端经过电阻接地时，与接逻辑低电平等效；经过电阻接电源电压时，与接逻辑高电平等效。

而对TTL电路而言，输人端的悬空状态和接逻辑高电平等效。输人端经过电阻（通常取几十千欧以内）接电源电压时，与接逻辑高电平等效。输人端经过电阻接地时，输人端的电平与电阻阻值的大小有关，当电阻阻值很小时（例如只有几十欧姆），输人端相当于接逻辑低电平；当电阻阻值大到一定程度以后，输入端电压将升高到逻辑高电平。例如在74系列门电路中，当这个电阻大于2 kΩ以后，输入端电压将高于1.4 V；在74LS系列门电路中，当这个电阻大于9 kΩ以后，输人端电压将高于1.4 V。这时输人端状态与接逻辑高电平等效。（辅导书72页）

半导体二极管门电路

由于半导体二极管具有单向导电性,即外加正向电压时导通,外加反向电压时截止，所以它相当于一个受外加电压极性控制的开关。

当外电路的等效电源V_CC和等效电阻R_L都很小时，二极管的正向导通压降和正向电阻都不能忽略，这时可以用图3.2.3(a)中的折线作为二极管的近似特性，并得到如图3.2.3(a)中所示的等效电路。

当二极管的正向导通压降和外加电源电压相比不能忽略，而与外按电阻相比二极管的正向电阻可以忽略时，可采用图3.2.3(b)中所示的近似特性和等效电路。

当二极管的正向导通压降和正向电阻与电源电压和外接电阻相比均可忽略时，可以将二极管看作理想开关，用图3.2.3(c)中与坐标轴重合的折线近似代替二极管的伏安特性。

瞬态反向电流的大小和持续时间的长短取决于正向导通时电流的大小、反向电压和外电路电阻的阻值，而且与二极管本身的特性有关。

反向电流持续的时间用反向恢复时间t_re来定量描述。t_re是指反向电流从它的峰值衰减到峰值的十分之一所经过的时间。由于t_re的数值很小，在几纳秒以内，所以用普通的示波器不容易看到反向电流的瞬态波形。

二极管与门

最简单的与门可以用二极管和电阻组成。

这种与门电路虽然很简单，但是存在着严重的缺点。首先，输出的高、低电平数值和输人的高、低电平数值不相等，相差一个二极管的导通压降。如果把这个门的输出作为下一级门的输人信号，将发生信号高、低电平的偏移。其次，当输出端对地接上负载电阻时，负载电阻的改变有时会影响输出的高电平。因此，这种二极管与门电路仅用作集成电路内部的逻辑单元，而不用它直接去驱动负载电路。

二极管或门

最简单的或门电路是由二极管和电阻组成的。

二极管或门同样存在着输出电平偏移的问题，所以这种电路结构也只用于集成电路内部的逻辑单元。可见，仅仅用二极管门电路无法制作具有标准化输出电平的集成电路。

CMOS门电路

为防止有电流从衬底流向源极和导电沟道，通常将衬底与源极相连，或将衬底接到系统的最低电位上。

四种类型的MOS管（课本79页）

反相器

（课本80页）

其他类型

利用与非门、或非门和反相器又可组成与门、或门、与或非门、异或门等。

图3.3.27所示的与非门电路虽然结构很简单，但也存在着严重的缺点。首先，它的输出电阻R_O受输人端状态的影响。其次，输出的高、低电平受输人端数目的影响。输人端数目越多，串联的驱动管数目也越多，输出的低电平Vo也越高。而当输入全部为低电平时，输入端越多负载管并联的数目越多，输出高电平V_OH也更高一些。此外，输人端工作状态不同时对电压传输特性也有一定的影响。

图3.3.28所示的或非门电路中也存在类似的问题。

为了克服这些缺点，在实际生产的4000系列和74HC系列CMOS电路中均采用带缓冲级的结构，就是在门电路的每个输人端、输出端各增设一级反相器。加进的这些具有标准参数的反相器称为缓冲器。

这些带缓冲级的门电路其输出电阻、输出的高、低电平以及电压传输特性将不受输人端状态的影响。而且，电压传输特性的转折区也变得更陡了。此外，前面讲到的CMOS反相器的输人特性和输出特性对这些门电路自然也适用。

漏极开路输出门电路（OD门）

在CMOS电路中，为了满足输出电平变换、吸收大负载电流以及实现线与连接等需要，有时将输出级电路结构改为一个漏极开路输出的MOS管，构成漏极开路输出（Open一DrainOutput）门电路，简称OD门。

用门电路符号内的菱形记号表示OD输出结构。菱形下方的横线表示输出低电平时为低输出电阻。

OD门的另一个重要应用是可以将几个OD门的输出端直接相连，实现线与逻辑。

（课本95页）

最大值的计算：

最小值的计算：

为了保证线与连接后电路能够正常工作，应取.

CMOS传输门

利用P沟道MOS管和N沟道MOS管的互补性可以接成如下图所示的CMOS传输门。CMOS传输门如同CMOS反相器一样，也是构成各种逻辑电路的一种基本单元电路。

利用CMOS传输门和CMOS反相器可以组合成各种复杂的逻辑电路，如异或门、数据选择器、寄存器、计数器等。

异或门

传输门的另一个重要用途是作模拟开关，用来传输连续变化的模拟电压信号。这一点是无法用一般的逻辑门实现的。模拟开关的基本电路是由CMOS传输门和一个CMOS反相器组成的，如下图所示。和CMOS传输门一样，它也是双向器件。

双向模拟开关（课本98页）

当C=1(高电平)时，开关接通，输出电压为

将v_O与v_I的比值定义为电压传输系数K_TG，即

为了得到尽量大而且稳定的电压传输系数，应使R_L >> R_TG，而且希望R_TG不受输人电压变化的影响。

三态输出的CMOS门电路

三态输出门电路的输出除了有高、低电平这两个状态以外，还有第三个状态高阻态。下图左侧是三态输出反相器的电路结构图。因为这种电路结构总是接在集成电路的输出端，所以也将这种电路称为输出缓冲器(Output Buffer)。（课本99页）

图中的G₁、G₂、....G_n均为三态输出反相器，只要工作过程中控制各个反相器的EN端轮流等于1，而且任何时候仅有一个等于1，就可以轮流地把各个反相器的输出信号送到公共的传输线一总线上，而互不干扰。这种连接方式称为总线结构。

利用三态输出结构的门电路还能实现数据的双向传输。上图右侧是数据双向传输电路的结构图。当EN=1时，G₁工作而G₂为高阻态，数据D_O经过G₁反相后送到总线上去。当EN=0时，G₂工作而G₁为高阻态，来自总线的数据D₁经过G₂反相后送人电路内部。

TTL门电路

深度饱和时三极管所需要的基极电流为

I_BS称为饱和基极电流。为使三极管处于饱和工作状态，开关电路输出低电平，必须保证i_B≥I_BS。用于开关电路的三极管一般都具有很小的V_CE(sat)（通常小于0.1 V）和R_CE(sat)（通常为几到几十欧姆）。在Vcc>> V_CE(sat)、Rc >> R_CE(sat)的情况下，可将上式近似为

在动态情况下，亦即三极管在截止与饱和导通两种状态间迅速转换时，三极管内部电荷的建立和消散都需要一定的时间，因而集电极电流i_C的变化将滞后于输入电压V1的变化。在接成三极管开关电路以后，开关电路的输出电压v_O的变化也必然滞后于输入电压v_I的变化，如下图所示。这种滞后现象也可以用三极管的b-e间、c-e间都存在结电容效应来理解。（课本114页

三极管反相器（非门）

当输人信号为高电平时，应保证三极管工作在深度饱和状态，以使输出电平接近于零。为此，电路参数的配合必须合适，保证提供给三极管的基极电流大于深度饱和的基极电流，即i_B≥I_BS。

TTL反相器结构和原理

这种形式的电路称为推拉式(push-pull)电路或图腾柱(totem -pole)输出电路。

D₁是输人端钳位二极管，它既可以抑制输人端可能出现的负极性干扰脉冲，又可以防止输人电压为负时T的发射极电流过大，起到保护作用。这个二极管允许通过的最大电流约为20mA。

电压传输特性：

AB：特性曲线的截至区

BC：特性曲线的线性区

DE：特性曲线的饱和区

噪声容限

存在一个允许的噪声容限，即保证输出高、低电平基本不变（或者说变化的大小不超过允许限度）的条件下，允许输人电平有一定的波动范围。噪声容限的定义方法也和CMOS反相器一样。输人为高电平和低电平时的噪声容限为

输入输出特性

输出特性

由于门电路无论在输出高电平还是输出低电平时均有一定的输出电阻，所以输出的高、低电平都要随负载电流的改变而发生变化。这种变化越小，说明门电路带负载的能力越强。有时也用输出电平的变化不超过某一规定值时允许的最大负载电流来定量表示门电路带负载能力的大小。

输入端负载特性

和CMOS反相器一样，TTL电路的交流噪声容限也大于直流噪声容限。在下图左侧中将输出高电平由额定值降至2.0V时输入正脉冲的幅度定义为正脉冲噪声容限。在下图右侧中将输出低电平由额定值上升至0.8V时输人负脉冲的幅度定义为负脉冲噪声容限。

电源尖峰电流带来的影响主要表现为两个方面。首先，它使电源的平均电流增加了。其次，当系统中有许多门电路同时转换工作状态时，电源的瞬时尖峰电流数值很大，这个尖峰电流将通过电源线和地线以及电源的内阻形成一个系统内部的噪声源。因此，在系统设计时应采取有效的措施将这个噪声抑制在允许的限度以内。

其他类型

与非门

TTL电路中的与逻辑关系是利用T₁的多发射极结构实现的。

或非门

将下图左侧的或非门电路中的每个输入端改用多发射极三极管就构成下图右侧就是或非门。

异或门

图中虚线以右部分和或非门的倒相级、 输出级相同，只要T₆和T₇当中有一个基极为高电平，都能使T₈截止、T₉导通，输出为低电平。

集电极开路输出的门电路（OC门）

虽然推拉式输出电路结构具有输出电阻很低的优点但使用时有一-定的局限性。首先，我们不能把它们的输出端并联接成线与结构。其次，在采用推拉式输出级的门电路中，电源一经确定（通常规定工作在+5V），输出的高电平也就固定了，因而无法满足对不同输出高电平的需要。此外，推拉式电路结构也不能满足驱动较大电流及较高电压负载的要求。

上图给出了OC门的电路结构和图形符号。它的图形符号与OD门所用的符号相同。OC门在工作时同样需要外接负载电阻和电源。只要电阻的阻值和电源电压的数值选择得当，就能够做到既保证输出的高、低电平符合要求，输出端三极管的负载电流又不过大。OC门的使用方法和前面讲过的0D门的使用方法类似。利用OC门同样能接成线与结构以及实现输出与输人之间的电平变换。

OC门输出并联接法和逻辑图

OC门外接电阻的计算方法和OD门外接电阻的计算方法基本相同。

当输入为高电平时，无论负载是m个与输入端并联还是m个或输入端并联，总的高电平输入电流都等于单个输入端高电平输入电流的m倍。所以在用公式计算R_L(max)时，式中的m都等于并联的输人端数目。

三态输出门电路（TS门）

控制端高电平有效

控制端低电平有效

计算

三极管工作状态计算

解题方法和步骤;

• 利用戴维宁定理将输人电路（即接在三极管的基极和发射极之间的外接电路）简化为等效的V_E与R_E串联电路，如下图中所示。
• 计算v_I为低电平时的V_E值。若V_E<V_ON，则认为三极管基本截止，参数设计合理。若V_E>V_ON，则二极管导通，表明电路参数的选择不合理。V_ON是三极管发射结的开启电压，硅管近似地取为0.7V，锗管近似地取为0.3 V。
• 计算v_I为高电平时的V_E值以及此时的i_B，并与临界饱和基极电流I_BS比较。若i_B>I_BS，则三极管饱和导通，参数设计合理。若i_B<I_BS，则三极管不饱和,说明参数设计不合理。

TTL集成门电路中的几种基本的电路模块

CMOS集成门电路中的几种基本的电路模块

输入输出特性应用

扇出系数

输入端串联电阻允许值

最大值

最小值

OC和OD门外接上拉电阻

输出高电平时

上式中的m是负载门电路高电平输人电流的数目。

输出低电平时

式中的VOL是OC门输出二极管的饱和导通压降，具体数值通常都在0.2V上下。m'是负载门电路低电平输入电流的数目。负载为CMOS门电路时，m'和m相等

在上述值中选择一个恰当的值。