第三章 作业【计组】
- 第三章 作业（689A）
- 6
- 8
- 9
- 10
第三章 作业（689A）
6
6.用32K×4位的E2PROM芯片组成128K×8位的只读存储器，试问:
(1)数据寄存器多少位?
(2)地址寄存器多少位?
(3)传需多少个EPROM芯片?
(4)画出此存储器组成框图。
(1)8位
(2)17位 128K=2^17
(3)(128K/32K)*(8/4)=8个
(4)图类似如下
8
8.设存储器容量为64MB，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织。存储周期T=100ns,数据总线宽度为64位，总线传送周期τ=50ns。求:顺序存储器和交叉存储器的带宽各是多少?
类似于【例3.3】(P90)
顺序：
顺序存储器连续读出m=8个字的信息总量
q=64bit*8=512bit
顺序存储器连续读出m=8个字所需的时间
t2=8*100ns=800ns=8*10^-7s
顺序存储器的位宽
W2=q/t2=512bit÷(8*10^-7)s=640Mbit/s
交叉存储器连续读出m=8个字的信息总量
q=64bit*8=512bit
交叉存储器连续读出m=8个字所需的时间
t1=T+(m-1)τ=100+(8-1)*50ns=800ns=4.5*10^-7s
交叉存储器的位宽
W1=q/t2=512bit÷(4.5*10^-7)s=1138Mbit/s
9
9.CPU执行一段程序时,cache完成存取的次数为2420次，主存完成存取的次数为80次，已知 cache周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。
类似【例3.4】(P93)
命中率h=Nc/(Nc+Nm)=2420/(2420+80)=96.8%
平均访问时间ta=htc+(1-h)tm=96.8*40ns+(1-96.8%)*240ns=46.4ns
访问效率e=tc/ta=40ns/46.4ns=86%
10
10.已知cache存储周期40ns，主存存储周期200ns，cache/主存系统平均访问时间为50ns,求cache的命中率。
{ta=htc+(1-h)tm
{tc=40ns
{tm=200ns
{ta=50ns
命中率h=93.75%
