前言

• 声明：个人觉得，学习期间，基本上都是知识的搬运，所以本博客所有内容都可以被大家引用！为了大家方便引用，博客内的图片都没有加博客的水印（除非不是自己的或者没看到）！
• 如果大家觉得自己基础知识薄弱，可以去 《牛客刷题》 和 《HDLbits》进行巩固练习；如果有不懂的题目还可以参考文章《牛客刷verilog》Part I Verilog快速入门 和 verilog练习：hdlbits网站系列完结！进行学习！

单选

1. 在对信号做降采样前添加滤波器，一般需要添加什么样的滤波器，完成什么功能（)

低通,抗混叠滤波
低通，抗周期延拓
高通,抗混叠滤波
高通，抗周期延拓

解析：为解决频率混叠，在对模拟信号进行离散化采集前，采用低通滤波滤除高于1/2采样频率的频率成分。实际仪器设计中，这个低通滤波器的截止频率（fc）为：截止频率（fc）=采样频率（fz）/2.56，在进行动态信号测试中测量仪器必须具有抗混叠滤波功能。

• 扩展：知识点：数字信号的生成-上采样和下采样

2. 打印结果是什么？

#include <iostream>
using namespace std;

union str_union
{
	int a;
	short b;
	char c[5];
};

int main() {
	std::cout << sizeof(union str_union) << std::endl;
	return 0;
}

• Union的大小为其内部所有变量的最大值，并且按照类型最大值的整数倍进行内存对齐。
• C --struct union内存分配

3. 如果一条timing path有violation，下面的哪类constraint不可以将violation去掉。

• set_max_delay
• set_multicycle_path
• set_case_value
• set_clock_gating_check

4.已知A=5<<2+1,A的结果是？

• 40、21、20、11

主要考察 + 和 <<哪个优先级高

5. System verilog中以下哪个数据类型是4态的？（）

• int、byte、logic、bit

6. 对12.918做无损定点化，需要的最小位宽是多少位，位宽选择11位时的是化误差是多少。

13位，0.0039
12位，0.0118
12位，0.0039
13位，0.0118

7. 给定整数n,判断在二进制时，如果不含有连续相同的bit,返回tue,否则返回false

bool has alter bits(int n);
需要给出具体算法以及实现代码，至少两种实现算法
Algorithm
Code

8. 以下关于UVM验证方法学中run_phase和main_phasel的说法，正确的有（）

它们会并行执行
main_phasef的执行时间比run_phase要晚
run_phase总是从O时刻开始执行
main_phase总是从O时刻开始执行

9. 验证过程中，需要执行的关键步骤有哪些？

10.

11. 下面哪些verilog结构是所有综合工具都支持的？（）

• always、assign、begin、case

12. Nand2表示什么门？为什么nand2可以视为universal gate?请画出nand2 gates搭建一个边缘触发的D触发器的电路图。

13.UVM中以下哪个phase需要消耗仿真时间？

build phase
report phase
check phase
reset phase

14. 使用3种不同的Verilog code形式设计一个mux。

15.

16. 下列哪个描述是不正确的（）

CMOS电路的功耗由Leakage power和Swithing power组成
并行设计、操作数隔离是常用的低功耗设计方法
小规模存储，采用寄存器存储比RAM存储有面积优势
流水线设计是常用速度优化技术

17. 芯片中经常要对总线进行异步处理，总线信号的异步处理方法，以下不正确的是（）

总线数据异步处理时，不可以使用直接打打拍的方式：
异步电路不能预知响应时问时，可以通过握手协议处理：
异步DMUX电路结构异步处理时，选择信号要符合标量信号跨异步要求利用：
格雷码方式异步处理不会产生毛刺：

18.哪种运算符可以处理无关类型之间的转换（）

dynamic_cast (expression)
reinterpret_cast (expression)
static_cast (expression)
const_cast (expression)

reinterpret_cast 作用:是用来处理无关类型之间的转换;

后记

• 欢迎转载做题！
• 推荐大家去 《牛客刷题》 刷题学习，保持对verilog的熟练度！