全部学习汇总：GitHub - GreyZhang/g_TC275: happy hacking for TC275!
MCU其实是有两种大类型的，一个是产品芯片PD，还有一个是模拟芯片ED芯片。可以理解为，后者是产品芯片的一个增强版。
这个是一个ED芯片的基本架构，其实是在一个PD的基础上扩充了一些存储等功能。但是中间增加了一个链接模块，可以让扩展的部分以一种外扩功能的形式集成到PD的总线上。
这里再次看到了MCDS，这个其实也是一个我之前没有找到解释的缩写。本来计划后面做一个查询，但是发现看到后面其实有解释。
这个就是前面看到的MCDS的解释了，多喝调试解决方案。
ED主要用在两个常见的场景：1. 做标定； 2. 实现trace。
这里我有一点疑问：FIFO以及非FIFO的差异在于什么地方？难道说FIFO的模式会缓存多组数据？
RAM overlay到FLash的地址，理解下来应该主要是用来实现标定功能。
ED芯片中的RAM通过特殊的供电可以实现掉电数据不丢失，这个是一个比较特殊的功能，但是想来可能会需要特殊的硬件设计了。我想到了一款国产MCU似乎提供过类似的功能，他们的实现难道说与这个ED的方案是类似的？
从上面的描述看，难道说JTAG的调试接口在AURIX的芯片上不支持trace功能？
另外，调试支持同时trace 2个CPU，看起来三核是无法全都一起trace的？
HMS的描述还是可以理解的，毕竟这个算是一个全新的MCU，开发以及调试工具全都应该是不同的。
在这段文档中多次看到AGBT这样的接口描述了，感觉上应该是为了让数据的传输延时更少一些。
这个MCU的ED功能中，描述了CPU可以直接访问ED的部分，这还是一个新功能。由此推测，之前MCU实现这部分应该还是转发之类的机制，可能还是有延迟的。
最后这一段描述了一个速度的计算，为什么需要Gb的速度接口，其实这个很容易计算出来。
关于这个XCP的理解我疑惑了一段，但是后来网络上看到了劳特巴赫的介绍资料基本上清楚了。其实，这个Tool HW有一个功能就是实现对采集数据的操作优化的，真正的XCP是这个硬件模块实现的。
存储进行了分块，我觉得这个可能不是存储本身的属性而是overlay的属性。
如果要使用标定功能，需要用到两个接口，一个是LMU，另一个是BBB。猜测，LMU用来访问flash，而BBB则是用来连通ED上的RAM。
有一些存储上的使用限制，感觉上应该还是overlay功能本身的限制。
访问总线的时候有一个优先级仲裁，这个除了防止调试系统影响运行之外，其他的场景之下使用到优先级的可能性估计不是很大。
不可避免的一点：使用trace功能的时候，单片机的温度会升高。另外值得注意的是，总线的宽度是256bit，也就是32个字节。
多核链接模块的设计提供了多组定时器，可以用来变成实现触发以及利用触发信号消除某些信号信息。
出于保密的需求，这个芯片也是提供通过内部软件锁死调试接口功能的。不过，这个应该是全部的MCU都有的功能而不是ED的特有功能。
AGBT的实现看起来是使用了FPGA的技术，Xilinx FPGA这个名称之前在很多地方见到过了，不知道是一个品牌还是标准，后面一起学习了解一下。
根据前面的信息，AGBT会用到64K的RAM作为缓冲区。
